【摘要】 本发明公开了一种具有自收敛底电极的相变化存储单元阵列及其 制造方法，有关于一种相变化存储单元阵列，其是通过形成一分离层 于一接点阵列之上、形成一图案化层于分离层之上、以及通过光刻工 艺形成一掩膜开口阵列于图案化层之中而完成。刻蚀掩膜是形成于掩 膜开口中，其形成方法补偿了掩膜开口的尺寸变化，因为开口的尺寸 变化会受到光刻工艺的影响。刻蚀掩膜用以刻蚀穿过分离层以定义一 电极开口阵列及裸露底下的接点。电极材料沉积于电极开口之中；以 及存储元件形成于底电极之上；最后，位线形成于存储元件之上以完 成存储单元。在完成的存储阵列中，底电极上表面的阈值尺寸变异是 小于存储元件在掩膜开口中的宽度。 ： 【专利类型】发明申请 【申请人】旺宏电子股份有限公司; 国际商用机器公司 【申请人类型】企业 【申请人地址】台湾省新竹科学工业园区力行路16号 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810149141.4 【申请日】2008-09-12 【申请年份】2008 【公开公告号】CN101677081A 【公开公告日】2010-03-24 【公开公告年份】2010 【授权公告号】CN101677081B 【授权公告日】2012-08-08 【授权公告年份】2012.0 【IPC分类号】H01L21/82; H01L27/24; G11C16/02; G11C11/56 【发明人】龙翔澜; 林仲汉; 马修J·布雷杜斯克 【主权项内容】1、一种用以制造一存储单元阵列的方法，其特征在于，包括： 形成一分离层于一衬底上，该衬底具有一接点阵列； 形成一图案化层于位于该接点阵列上方的该分离层之上，该图案 化层所包括的材料具有与该分离层不同的刻蚀特性； 利用一图案化工艺形成一掩膜开口阵列于位于该接点阵列上方的 该图案化层中，其中该掩膜开口阵列中的该多个掩膜开口的宽度是变 化于一第一范围内，该第一范围具有一第一变化量； 利用一刻蚀工艺形成刻蚀掩膜于该掩膜开口阵列中的该多个掩膜 开口内以定义刻蚀掩膜开口于该多个掩膜开口内，其中该多个刻蚀掩 膜开口的宽度变化于一第二范围内，该第二范围具有一第二变化量， 且其中该第二变化量小于该第一变化量； 利用该多个刻蚀掩膜而刻蚀穿过该分离层，以定义一电极开口阵 列，以裸露该接点阵列中的对应的该多个接点； 沉积电极材料于该多个电极开口中，以形成一底电极阵列与该接 点阵列中所对应的该多个接点连接； 形成存储元件于该底电极阵列中的该多个底电极之上并且与该多 个底电极连接，该多个存储元件包括可编程电阻材料；以及 形成顶电极连接至该多个存储元件。 （，） 【当前权利人】旺宏电子股份有限公司; 国际商用机器公司 【当前专利权人地址】中国台湾新竹科学工业园区力行路16号; 美国纽约 【引证次数】10.0 【被引证次数】4 【他引次数】10.0 【被他引次数】4.0 【家族引证次数】281.0 【家族被引证次数】65
