【摘要】 本发明公开一种晶片级芯片尺寸封装(wafer-level chip-scale package)的制造方法，包括：形成多个导电柱于一半导体晶片的一第一表面上，该半导体晶片中具有多个裸片；以干蚀刻形成至少一沟槽于该半导体晶片的该第一表面中，其中该沟槽定义至少一分界线于所述多个裸片间；沉积一包覆材料于该第一表面上；穿过该包覆材料切割一凹陷于该沟槽中，其中该切割留下一部分半导体材料于该半导体晶片的一第二面上；以及研磨该第二面以移除该部分半导体材料，并分离所述多个裸片。本发明的优点为借由使用干蚀刻在沟槽中产生较平坦的侧壁，减低了破裂或形成缺口的风险。 【专利类型】发明授权 【申请人】台湾积体电路制造股份有限公司 【申请人类型】企业 【申请人地址】中国台湾新竹市 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810096240.0 【申请日】2008-05-06 【申请年份】2008 【公开公告号】CN101339910B 【公开公告日】2010-06-02 【公开公告年份】2010 【授权公告号】CN101339910B 【授权公告日】2010-06-02 【授权公告年份】2010.0 【IPC分类号】H01L21/50; H01L21/60; H01L21/56; H01L21/78 【发明人】郭祖宽; 许国经; 李建勋; 吴俊毅; 梁裕民 【主权项内容】一种晶片级芯片尺寸封装的制造方法，包括：形成多个导电柱于一半导体晶片的一第一表面上，该半导体晶片中具有多个裸片；以干蚀刻形成至少一沟槽于该半导体晶片的该第一表面中，其中该沟槽定义至少一分界线于所述多个裸片间；沉积一包覆材料于该第一表面上；穿过该包覆材料切割一凹陷于该沟槽中，其中该切割使该凹陷切穿该沟槽并留下一部分半导体材料于该半导体晶片的一第二面上；以及研磨该第二面以移除该部分半导体材料，并分离所述多个裸片。 【当前权利人】台湾积体电路制造股份有限公司 【当前专利权人地址】中国台湾新竹市 【引证次数】5.0 【他引次数】5.0 【家族引证次数】52.0 【家族被引证次数】186
