【摘要】 本发明提出一种基于同步双端口存储器IP的并行读写操作的实现方法。在同步双端口存储器IP中，当在同一时刻对同一地址进行读写操作时会存在端口读写冲突，从而造成读写操作的错误。本发明通过选择性的读写控制策略来解决端口读写冲突问题，实现了在同一周期内先读出存储器中的原有数据再向该地址写入新数据的操作。本发明的优点为：提供了一种有效解决双端口存储器端口读写冲突的方法；利用本发明进行设计可得到性能比较稳定的存储器系统；可利用自动化的工具来实现整个设计，设计具有可移植性，从而可以缩短产品的开发周期。 【专利类型】发明申请 【申请人】中国科学院电子学研究所 【申请人类型】科研单位 【申请人地址】100080 北京市海淀区北四环西路19号 【申请人地区】中国 【申请人城市】北京市 【申请人区县】海淀区 【申请号】CN200810246742.7 【申请日】2008-12-30 【申请年份】2008 【公开公告号】CN101770437A 【公开公告日】2010-07-07 【公开公告年份】2010 【授权公告号】CN101770437B 【授权公告日】2013-05-29 【授权公告年份】2013.0 【IPC分类号】G06F13/16; G06F12/08; G06F15/167; G06F12/0884 【发明人】杨海钢; 蔡刚 【主权项内容】一种实现同步双端口存储器IP的并行读写的结构，为一嵌入式存储器，其特征在于，主要包括：同步双端口存储器IP，用于嵌入式存储器基本的读写操作；仲裁电路，根据端口输入信息及一级缓存器中的信息输出控制信号控制将端口信号缓存至一级缓存器或传送给同步双端口存储器IP；一级缓存器，根据仲裁电路的控制信号缓存各自端口输入的包括数据、地址和写使能信号；二级缓存器，缓存一级缓存器中的包括数据、地址和写使能信号；选择器，根据仲裁电路提供的控制信号决定向同步双端口存储器IP传送包括数据、地址和写使能的端口输入信号或一级缓存器中包括数据、地址和写使能的信号；以及读出控制电路，根据端口输入地址信息及二级缓存器中的信息控制输出二级缓存器中的数据或输出同步双端口存储器IP的输出数据。 【当前权利人】中科亿海微电子科技(苏州)有限公司 【当前专利权人地址】江苏省苏州市吴中区甪直镇长虹北路169号吴淞江商务区A幢2层 【统一社会信用代码】12100000400012406C 【被引证次数】23 【被自引次数】4.0 【被他引次数】19.0 【家族引证次数】3.0 【家族被引证次数】23
