【摘要】 本发明公开了一种纳米环栅MOSFET晶体管及其制备方法。该方法依次包括如下步骤：在衬底上生长隔离层，背栅介质层及隔离层，光刻该介质层之上的隔离层，得到背栅电极的图形，淀积牺牲侧壁介质层，致密，于该层光刻100纳米以内、半圆形截面的线条，淀积无定形硅介质层，并金属诱导为多晶硅晶化介质层，得到沟道区介质层，光刻该介质层，得到沟道区，生长隔离层，淀积多晶硅栅介质层，再以该栅介质层为掩膜离子注入，光刻背栅介质层得到背栅的预刻孔，在多晶硅栅介质层上，淀积钝化层，光刻得到接触孔，溅铝。该方法将硅基nanowire场效应器件与传统“scaling down”加工方法相兼容，工艺简单，易于控制，所得晶体管具有高驱动能力，易于工艺实现，有望在未来的纳米集成电路中得到应用。 【专利类型】发明授权 【申请人】北京大学 【申请人类型】学校 【申请人地址】100871 北京市海淀区颐和园路5号 【申请人地区】中国 【申请人城市】北京市 【申请人区县】海淀区 【申请号】CN200810103747.4 【申请日】2008-04-10 【申请年份】2008 【公开公告号】CN101556922B 【公开公告日】2010-07-28 【公开公告年份】2010 【授权公告号】CN101556922B 【授权公告日】2010-07-28 【授权公告年份】2010.0 【IPC分类号】H01L21/336 【发明人】边伟; 何进 【主权项内容】一种制备纳米环栅MOSFET晶体管的方法，依次包括如下步骤：1)在半导体衬底上生长隔离层；2)在所述步骤1)的隔离层之上，依次生长背栅介质层及隔离层；3)光刻所述步骤2)得到的隔离层，得到刻有背栅电极图形的隔离层；4)在所述刻有背栅电极图形的隔离层之上，淀积一层牺牲侧壁介质层，并致密；5)在所述牺牲侧壁介质层上光刻0.4-1.0微米的线条；6)将所述步骤5)所得光刻线条的尺寸减小到200-400纳米，并使所述光刻线条的截面为矩形；7)刻蚀所述步骤6)得到的光刻线条，使所述光刻线条的截面为半圆形，尺寸减小到100纳米以内；8)在所述步骤7)所得刻有光刻线条的牺牲侧壁介质层之上，淀积无定形硅介质层，并使所述无定形硅介质层转变为金属诱导多晶硅晶化介质层，得到所述纳米环栅MOSFET晶体管沟道区的介质层；9)光刻所述步骤8)所得金属诱导多晶硅晶化介质层，得到所述纳米环栅MOSFET晶体管的沟道区；10)在所述步骤9)所得含有沟道区的金属诱导多晶硅晶化介质层之上，生长一层二氧化硅作为隔离层，并淀积一层多晶硅栅介质层；11)以所述步骤10)所得多晶硅栅介质层为掩膜，进行离子注入；12)光刻所述步骤2)所得背栅介质层，得到背栅的预刻孔；13)在所述多晶硅栅介质层之上，依次淀积二氧化硅作为钝化层，光刻所述二氧化硅层得到接触孔，溅铝，得到所述纳米环栅MOSFET晶体管。 【当前权利人】北京大学 【当前专利权人地址】北京市海淀区颐和园路5号 【专利权人类型】公立 【统一社会信用代码】12100000400002259P 【引证次数】3.0 【被引证次数】2 【他引次数】3.0 【被他引次数】2.0 【家族引证次数】3.0 【家族被引证次数】7
