【摘要】 一种应变金属氧化物半导体器件的制造方法，包括：提供具有栅极叠层的半导体基底；执行第一步刻蚀，以刻蚀所述栅极叠层两侧的半导体基底，在所述栅极叠层两侧的半导体基底中形成沟槽；执行第二步刻蚀，以刻蚀所述沟槽至目标深度；刻蚀所述沟槽至目标深度后，在所述沟槽中形成应变外延层，该外延层使栅极叠层底部的半导体基底产生应力；其中，所述的第一步刻蚀为干法刻蚀，第二步刻蚀为湿法刻蚀。本发明可改善应变金属氧化物半导体器件的制造中刻蚀沟槽时的微负载效应。。该数据由<>整理 【专利类型】发明授权 【申请人】中芯国际集成电路制造(北京)有限公司 【申请人类型】企业 【申请人地址】100176 北京市北京经济技术开发区文昌大道18号 【申请人地区】中国 【申请人城市】北京市 【申请人区县】大兴区 【申请号】CN200810114000.9 【申请日】2008-05-30 【申请年份】2008 【公开公告号】CN101593702B 【公开公告日】2010-12-22 【公开公告年份】2010 【授权公告号】CN101593702B 【授权公告日】2010-12-22 【授权公告年份】2010.0 【IPC分类号】H01L21/336; H01L21/306 【发明人】吴汉明; 王国华 【主权项内容】一种应变金属氧化物半导体器件的制造方法，其特征在于，包括：提供具有栅极叠层的半导体基底；执行第一步刻蚀，刻蚀所述栅极叠层两侧的半导体基底，在所述栅极叠层两侧的半导体基底中形成沟槽；执行第二步刻蚀，以刻蚀所述沟槽至目标深度；所述第二步刻蚀清洗第一步刻蚀工艺中在刻蚀出的沟槽侧壁和底部的聚合物以及产生的副产物，并对沟槽的底部和侧壁进行刻蚀；刻蚀所述沟槽至目标深度后，在所述沟槽中形成应变外延层；其中，所述的第一步刻蚀为干法刻蚀，第二步刻蚀为湿法刻蚀。 【当前权利人】中芯国际集成电路制造(北京)有限公司 【当前专利权人地址】北京市北京经济技术开发区文昌大道18号 【专利权人类型】有限责任公司(外国法人独资) 【统一社会信用代码】911103027404017237 【引证次数】4.0 【他引次数】4.0 【家族引证次数】4.0 【家族被引证次数】15
