【摘要】 本发明提供一种半导体器件的制造方法，其包括：提供设有有源区和有源区周围的浅沟槽隔离的半导体衬底，所述有源区上设有栅极；在所述半导体衬底上至少形成覆盖所述栅极和浅沟槽隔离的第一介质层和第一介质层上的第二介质层；刻蚀所述第二介质层以在栅极两侧的第一介质层外形成第二侧墙介质层；在所述栅极两侧的半导体衬底上形成源极和漏极；形成覆盖栅极、源极和漏极的金属硅化物阻挡层，以所述金属硅化物阻挡层为掩蔽层在所述源极和漏极上形成金属硅化物层；形成金属硅化物层之后去除所述金属硅化物阻挡层。本发明所提供的半导体器件的制造方法，能够减少形成侧墙的工艺中湿法刻蚀对浅沟槽隔离造成的损伤，避免浅沟槽隔离的凹坑缺陷的产生。 -官网 【专利类型】发明授权 【申请人】中芯国际集成电路制造(北京)有限公司 【申请人类型】企业 【申请人地址】100176 北京市北京经济技术开发区文昌大道18号 【申请人地区】中国 【申请人城市】北京市 【申请人区县】大兴区 【申请号】CN200810114314.9 【申请日】2008-06-03 【申请年份】2008 【公开公告号】CN101599459B 【公开公告日】2010-12-22 【公开公告年份】2010 【授权公告号】CN101599459B 【授权公告日】2010-12-22 【授权公告年份】2010.0 【IPC分类号】H01L21/8234; H01L21/336 【发明人】魏莹璐; 何学缅 【主权项内容】一种半导体器件的制造方法，其特征在于，包括：提供设有有源区和有源区周围的浅沟槽隔离的半导体衬底，所述有源区上设有栅极；在所述半导体衬底上至少形成覆盖所述栅极和浅沟槽隔离的第一介质层和第一介质层上的第二介质层；刻蚀所述第二介质层从而在栅极两侧的第一介质层外形成第二侧墙介质层；在所述栅极两侧的半导体衬底上形成源极和漏极；以覆盖栅极、源极和漏极的第一介质层构成的金属硅化物阻挡层作为掩蔽层在所述源极和漏极上形成金属硅化物层；形成金属硅化物层之后去除所述金属硅化物阻挡层。 【当前权利人】中芯国际集成电路制造(北京)有限公司 【当前专利权人地址】北京市北京经济技术开发区文昌大道18号 【专利权人类型】有限责任公司(外国法人独资) 【统一社会信用代码】911103027404017237 【引证次数】4.0 【他引次数】4.0 【家族引证次数】4.0 【家族被引证次数】6
