【摘要】 本发明公开了一种在位掺杂多晶硅栅的方法，采用台阶式N型杂质分布在位掺杂多晶硅栅，所述台阶为两级以上，N型杂质的浓度从多晶硅栅的表面向体内逐渐递减。本发明既能实现较高阻值的多晶硅，又能足够补偿PMOS器件源漏注入，形成埋沟PMOS器件所必需的净N型多晶硅栅。 【专利类型】发明申请 【申请人】上海华虹NEC电子有限公司 【申请人类型】企业 【申请人地址】201206 上海市浦东新区川桥路1188号 【申请人地区】中国 【申请人城市】上海市 【申请人区县】浦东新区 【申请号】CN200810044056.1 【申请日】2008-12-04 【申请年份】2008 【公开公告号】CN101752233A 【公开公告日】2010-06-23 【公开公告年份】2010 【授权公告号】CN101752233B 【授权公告日】2012-02-29 【授权公告年份】2012.0 【IPC分类号】H01L21/28; H01L29/40; H01L29/49; H01L29/423; H01L21/02 【发明人】钱文生 【主权项内容】一种在位掺杂多晶硅栅的方法，其特征在于：采用台阶式N型杂质分布在位掺杂多晶硅栅，所述台阶为两级以上，N型杂质的浓度从多晶硅栅的表面向体内逐渐递减。 【当前权利人】上海华虹宏力半导体制造有限公司 【当前专利权人地址】上海市浦东新区自由贸易试验区祖冲之路1399号 【专利权人类型】有限责任公司(台港澳法人独资) 【统一社会信用代码】91310000607374607X 【被引证次数】1 【被他引次数】1.0 【家族引证次数】4.0 【家族被引证次数】1
