【摘要】 本发明公开了一种时钟切换电路，要解决的技术问题是避免产生毛刺、亚稳态。本发明的时钟切换电路，由两个复位产生电路、两个或门、三个非门、两个D触发器和时钟输出电路组成，复位产生电路由与非门构成RS锁存器。本发明与现有技术相比，当第一时钟切换为第二时钟时，在第一时钟为低电平时关断第一时钟的门控信号，同时释放第二RS锁存器的复位输出信号，在第二时钟为低电平时打开第二时钟的门控信号从而避免了时钟切换时的毛刺，复位产生电路保证了D触发器的异步复位端的一定是在时钟为低电平时通过RS锁存电路对复位信号进行同步操作，因此避免了亚稳态的产生。 【专利类型】发明授权 【申请人】深圳市远望谷信息技术股份有限公司 【申请人类型】企业 【申请人地址】518057 广东省深圳市科技园南区 【申请人地区】中国 【申请人城市】深圳市 【申请人区县】南山区 【申请号】CN200810068164.2 【申请日】2008-07-01 【申请年份】2008 【公开公告号】CN101299159B 【公开公告日】2010-06-09 【公开公告年份】2010 【授权公告号】CN101299159B 【授权公告日】2010-06-09 【授权公告年份】2010.0 【IPC分类号】G06F1/08; H03K5/1252 【发明人】游昊杰; 熊立志; 傅霖煌; 王振华; 武岳山 【主权项内容】一种时钟切换电路，其特征在于：所述时钟切换电路由两个复位产生电路、两个或门、三个非门、两个D触发器和时钟输出电路组成；第一复位产生电路、第二复位产生电路分别连接第一D触发器、第二D触发器，两个D触发器的Q端分别输出信号至时钟输出电路；第二D触发器的端信号接第一复位产生电路的一个输入端、该第二D触发器的端信号接第二非门的输入端，该第二非门的输出端接第三或门的输入端，第一D触发器的端接第二复位产生电路的一个输入端、同时该第一D触发器的端信号接第三非门的输入端，该第三非门的输出端接第四或门的输入端；第一复位产生电路的另一个输入端接第三或门的输出端，第二复位产生电路的另一个输入端接第四或门的输出端；所述第一D触发器的D输入端接时钟选择信号，第二D触发器的D输入端接时钟选择信号经过第一非门得到的反相信号；第一D触发器的时钟端和第三或门的另一输入端接第一时钟信号，第二D触发器的时钟端和第四或门的另一输入端接第二时钟信号。F2008100681642C00011.tif, F2008100681642C00012.tif, F2008100681642C00013.tif, F2008100681642C00014.tif 【当前权利人】深圳市远望谷信息技术股份有限公司 【当前专利权人地址】广东省深圳市科技园南区 【专利权人类型】上市股份有限公司 【统一社会信用代码】914403007152568356 【引证次数】5.0 【被引证次数】8 【他引次数】5.0 【被他引次数】8.0 【家族引证次数】5.0 【家族被引证次数】46
