【摘要】 本发明公开了一种直接存储器存取的传输装置，该装置包括：DMA 控制模块、源端存储模块、目的端存储模块和存放任务模块，源端存储模 块、目的端存储模块、存放任务模块分别与DMA控制模块相连，存放任 务模块又与CPU相连。本发明还公开一种直接存储器存取传输的方法，确 定时间维度上各个DMA操作触发点，确定各个操作触发点上二维传输任 务并进行配置，配置各个操作触发点上二维传输任务的优先级顺序，配置 各个操作触发点上二维传输任务的优先级顺序。本发明所述的DMA传输 装置与方法可以更好的满足便携类消费电子产品在进行图像数据传输时的 要求，而且明显降低了系统的使用功耗。 【专利类型】发明申请 【申请人】深圳艾科创新微电子有限公司 【申请人类型】企业 【申请人地址】518057广东省深圳市南山区高新区科技中二路软件园一期4栋4楼406-421室 【申请人地区】中国 【申请人城市】深圳市 【申请人区县】南山区 【申请号】CN200810142103.6 【申请日】2008-08-26 【申请年份】2008 【公开公告号】CN101661447A 【公开公告日】2010-03-03 【公开公告年份】2010 【授权公告号】CN101661447B 【授权公告日】2014-02-12 【授权公告年份】2014.0 【IPC分类号】G06F13/28 【发明人】方应龙; 金善子; 刘俊秀; 石岭 【主权项内容】1、一种直接存储器存取的传输装置，该装置包括：DMA控制模块、 源端存储模块、目的端存储模块、存放任务模块、第一时钟、第二时钟和 第三时钟，第一时钟与DMA控制模块相连，第二时钟和第三时钟分别接 入源端存储模块和目的端存储模块，源端存储模块、目的端存储模块、存 放任务模块分别与DMA控制模块相连，存放任务模块又与CPU相连，其 特征在于： DMA控制模块包括时间调控模块、二维任务控制模块和FIFO模块， 时间调控模块与二维任务控制模块由CPU进行时间与任务配置并将第一 任务存入二维任务控制模块，时间调控模块由CPU进行第一次触发，二维 任务控制模块根据时间调控模块的触发信号控制FIFO模块将目标图像从 源端存储模块传输到目的端存储模块，时间调控模块根据FIFO模块的反 馈信息控制二维任务控制模块从存放任务模块中取任务。 【当前权利人】深圳开阳电子股份有限公司 【当前专利权人地址】广东省深圳市南山区西丽街道西丽社区留新四街万科云城三期C区八栋A座3601房 【统一社会信用代码】914403007152550315 【引证次数】4.0 【被引证次数】5 【他引次数】4.0 【被他引次数】5.0 【家族引证次数】4.0 【家族被引证次数】5
