【摘要】 本发明公开了一种协助处理动态带宽分配算法的硬件装置及方 法，硬件装置包括：硬件逻辑模块，寄存器接口控制模块、同步动态 RAM控制器模块、FLASH控制器模块、中断处理器模块、通用异步 收/发器控制器模块和依次相连的主从通讯模块、主从通讯接口模块、 PowerPc CPU模块、处理器总线模块、处理器总线到片上外设总线桥 模块、片上外设总线模块；PowerPc CPU模块用于处理和控制硬件逻 辑模块采集的数据，通过主从通讯模块与硬件逻辑模块中的主CPU 接口相连，完成内嵌CPU和主CPU间的通讯，并通过寄存器接口模 块来控制和配置硬件逻辑模块中的寄存器以及动态带宽分配算法的 上报和下配。本发明可灵活处理DBA核心算法，且节约了成本。 【专利类型】发明申请 【申请人】中兴通讯股份有限公司 【申请人类型】企业 【申请人地址】518057广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法律部 【申请人地区】中国 【申请人城市】深圳市 【申请人区县】南山区 【申请号】CN200810141803.3 【申请日】2008-09-01 【申请年份】2008 【公开公告号】CN101668233A 【公开公告日】2010-03-10 【公开公告年份】2010 【授权公告号】CN101668233B 【授权公告日】2013-01-16 【授权公告年份】2013.0 【IPC分类号】H04Q11/00; H04B10/12; H04L12/56; H04L47/76 【发明人】罗国强 【主权项内容】1、一种协助处理动态带宽分配算法的硬件装置，包括：硬件逻 辑模块，其特征在于，还包括：寄存器接口控制模块、同步动态RAM 控制器模块、FLASH控制器模块、中断处理器模块、通用异步收/发 器控制器模块和依次相连的主从通讯模块、主从通讯接口模块、 PowerPc CPU模块、处理器总线模块、处理器总线到片上外设总线桥 模块、片上外设总线模块； PowerPc CPU模块用于处理和控制硬件逻辑模块采集的数据，同 时，PowerPc CPU模块通过主从通讯接口模块连接到主从通讯模块与 硬件逻辑模块中的主CPU接口相连，完成内嵌CPU和可编程逻辑阵 列外部的主CPU之间的通讯；并通过处理器总线模块连接寄存器接 口模块来控制和配置硬件逻辑模块中的寄存器以及动态带宽分配算 法的上报和下配； 中断处理器模块与片上外设总线模块相连，用于读取系统产生的 中断，并处理和响应中断事件； 通用异步收/发器控制器模块与片上外设总线模块相连，用于完 成PowerPc CPU模块与外部串口的异步通讯； 同步动态RAM控制器模块与处理器总线模块相连，用于完成系 统数据和程序在片外同步动态RAM存储器中的存取； FLASH控制器模块与处理器总线模块相连，用于控制可编程逻 辑阵列片外的启动ROM供PowerPc CPU模块的启动。 【当前权利人】中兴通讯股份有限公司; 深圳市中兴微电子技术有限公司 【当前专利权人地址】广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法律部; 广东省深圳市南山区西丽街道留仙大道中兴工业园 【专利权人类型】上市股份有限公司 【统一社会信用代码】9144030027939873X7 【被引证次数】4 【被自引次数】2.0 【被他引次数】2.0 【家族引证次数】4.0 【家族被引证次数】5
