【摘要】 本发明提供一种半导体制造工艺中去除栅上硬掩模的方法，其执行如下。首先，形成具有硬掩模的第一栅及第二栅于半导体基板上，其中该第二栅大于第一栅。第一栅及第二栅可结合SiGe源极和漏极区而形成p型晶体管。其次，沉积光致抗蚀剂层，且于第二栅的硬掩模上形成光致抗蚀剂层的开口。接着，利用回蚀完全清除第一栅和第二栅上的光致抗蚀剂层。因为无光致抗蚀剂残余，第一和第二栅上的硬掩模可随后完全清除。利用本发明，不存在硬掩模残余，因此可有效解决较高的接触洞阻值或Rc开路等问题，且可增加接触洞蚀刻的工艺窗；而且因为光致抗蚀剂层的沉积和形成开口的曝光可于同一光刻机台完成，因此相较于传统方法具有成本优势。 【专利类型】发明授权 【申请人】台湾积体电路制造股份有限公司 【申请人类型】企业 【申请人地址】中国台湾新竹市 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810211943.3 【申请日】2008-09-11 【申请年份】2008 【公开公告号】CN101399181B 【公开公告日】2010-12-29 【公开公告年份】2010 【授权公告号】CN101399181B 【授权公告日】2010-12-29 【授权公告年份】2010.0 【IPC分类号】H01L21/00 【发明人】蔡宏智; 陈志杰; 锺昇镇; 郑光茗; 庄学理 【主权项内容】一种半导体制造工艺中去除栅上硬掩模的方法，包含以下步骤：在半导体基板上形成第一栅及第二栅，其中该第二栅大于第一栅；在该第一栅及第二栅之上分别形成第一硬掩模及第二硬掩模；形成光致抗蚀剂层覆盖该半导体基板、第一硬掩模及第二硬掩模，其中该光致抗蚀剂层有开口暴露该第二硬掩模的一部分；去除该第一硬掩模及第二硬掩模上的该光致抗蚀剂层；以及去除该第一硬掩模及第二硬掩模。 【当前权利人】台湾积体电路制造股份有限公司 【当前专利权人地址】中国台湾新竹市 【家族引证次数】4.0 【家族被引证次数】4
