【摘要】 本发明公开了一种沟渠式功率半导体的制作方法。首先，制作多个栅极沟渠于外延层内。然后，制作一栅极氧化层全面覆盖外延层的裸露表面，并且制作多个多晶硅栅极于这些栅极沟渠内。接下来，通过栅极氧化层注入第一导电型掺杂于外延层内，并且在无氧环境中，驱入这些第一导电型掺杂，以形成一本体。接下来，通过栅极氧化层注入第二导电型掺杂于本体内，并且在无氧环境中，驱入这些第二导电型掺杂，以形成多个源极掺杂区。然后，利用栅极氧化层为屏蔽，在多晶硅栅极上制作自对准金属硅化物。接下来，沉积一介电层于外延层上，并于介电层中制作一接触窗暴露源极掺杂区。最后，通过此接触窗制作一第一导电型的重掺杂区于本体内。 【专利类型】发明申请 【申请人】尼克森微电子股份有限公司 【申请人类型】企业 【申请人地址】中国台湾台北县 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810171121.7 【申请日】2008-10-15 【申请年份】2008 【公开公告号】CN101728266A 【公开公告日】2010-06-09 【公开公告年份】2010 【授权公告号】CN101728266B 【授权公告日】2011-12-07 【授权公告年份】2011.0 【IPC分类号】H01L21/336; H01L21/02 【发明人】许修文 【主权项内容】一种沟渠式功率半导体的制作方法，其特征在于，包括：提供一基材，制作一外延层于其上；制作多个栅极沟渠于该外延层内；制作一栅极氧化层全面覆盖该外延层的裸露表面；制作多个多晶硅栅极于该些栅极沟渠内；以离子布值方式，注入第一导电型掺杂于该栅极氧化层下方的该外延层内；在无氧环境中，驱入该第一导电型掺杂，以形成一本体；以离子布值方式，注入第二导电型掺杂于该栅极氧化层下方的该本体内；在无氧环境中，驱入该第二导电型掺杂，以形成多个源极掺杂区；利用该栅极氧化层为屏蔽，在该多晶硅栅极的裸露表面制作自对准金属硅化物；制作一介电层覆盖该外延层与该多晶硅栅极，并于该介电层中制作一接触窗，暴露该源极掺杂区与部分该本体；以及通过该接触窗制作一第一导电型的重掺杂区于该本体内。 【当前权利人】尼克森微电子股份有限公司 【当前专利权人地址】中国台湾台北县 【被引证次数】8 【被他引次数】8.0 【家族引证次数】5.0 【家族被引证次数】8
