【摘要】 本发明公开了一种发光二极管芯片封装结构及其制作方法。本发明的发 光二极管芯片封装结构使用半导体基板作为封装基板，因此可增加散热性， 且本发明的发光二极管芯片封装结构利用平坦结构使发光二极管芯片与封 装基板具有约略平整表面，因此可设置平面状的图案化导线层以实现发光二 极管芯片间的串/并联。 【专利类型】发明申请 【申请人】探微科技股份有限公司 【申请人类型】企业 【申请人地址】中国台湾桃园县 【申请人地区】中国 【申请人城市】台湾省 【申请号】CN200810161734.2 【申请日】2008-09-22 【申请年份】2008 【公开公告号】CN101685783A 【公开公告日】2010-03-31 【公开公告年份】2010 【授权公告号】CN101685783B 【授权公告日】2012-06-13 【授权公告年份】2012.0 【IPC分类号】H01L21/50; H01L21/60; H01L25/075; H01L23/48 【发明人】林弘毅; 黄冠瑞; 孔妍庭; 田淑芬 【主权项内容】1.一种制作发光二极管芯片封装结构的方法，其包含有： 提供封装基板，并于该封装基板的上表面形成多个凹陷的固晶区； 于该封装基板的该上表面形成下图案化导线层，其中该下图案化导线层 包含多个第一下图案化导线层与多个第二下图案化导线层； 提供多个发光二极管芯片，各该发光二极管芯片包含发光层、第一导电 型式掺杂半导体层设于该发光层的下表面，以及第二导电型式掺杂半导体层 设于该发光层的上表面； 将各该发光二极管芯片分别固晶于各该固晶区内，并使各该发光二极管 芯片的该第一导电型式掺杂半导体层分别与该下图案化导线层的各该第一 下图案化导线层电性连接； 于该封装基板、该下图案化导线层与所述发光二极管芯片上形成平坦结 构，并于该平坦结构中形成多个接触洞，其中所述接触洞曝露出各该发光二 极管芯片的部分该第二导电型式掺杂半导体层以及该下图案化导线层的各 该第二下图案化导线层；以及 于该平坦结构上形成上图案化导线层，并将该上图案化导线层填入所述 接触洞，由此使该下图案化导线层的各该第二下图案化导线层通过该上图案 化导线层与各该发光二极管芯片的该第二导电型式掺杂半导体层电性连接。 【当前权利人】华新丽华股份有限公司 【当前专利权人地址】中国台湾台北市 【被引证次数】5 【被他引次数】5.0 【家族引证次数】4.0 【家族被引证次数】7
