【摘要】 本发明提供了具有改进的逻辑单元的集成电路。在一个实施方案中， 提供了一种具有多个逻辑单元(LC)(200)的集成电路，每个LC(200) 都包括：查找表(202)，其具有LUT输出端；和第一多路选择器(204)； 其中，第一多路选择器输入端被连接到LC(200)的第一输入端(wluin)， 第二多路选择器输入端被连接到LUT输出端，多路选择器输出端被连接 到LC(200)的第一输出端(wlutout)，并且多路选择器选择端被连接 到LC(200)的第二输入端(tsel)，以便选择传递在第一和第二多路选 择器输入端出现的信号中的哪一个，通过把一个LC的第一输入端链式耦 合到另一个LC的第一输出端，形成了一个WLUT链。 【专利类型】发明申请 【申请人】雅格罗技(北京)科技有限公司 【申请人类型】企业 【申请人地址】100084北京市海淀区清华科技园创业大厦306A 【申请人地区】中国 【申请人城市】北京市 【申请人区县】海淀区 【申请号】CN200880000082.2 【申请日】2008-01-30 【申请年份】2008 【公开公告号】CN101682329A 【公开公告日】2010-03-24 【公开公告年份】2010 【授权公告号】CN101682329B 【授权公告日】2012-06-27 【授权公告年份】2012.0 【IPC分类号】H03K19/173 【发明人】李枫峰; 周文 【主权项内容】1.一种具有多个逻辑单元的集成电路，所述多个逻辑单元的每一个 包括： 第一输入端(wlutin)，第二输入端(tsel)，多个第三输入端(ta0， ta1，ta2，ta3)，和第一输出端(wlutout)； 查找表(LUT)(202，302)，其具有多个分别连接到逻辑单元的所 述多个第三输入端的LUT输入端；以及，LUT输出端； 第一多路选择器(MUX)(204，304)，具有第一多路选择器输入 端、第二多路选择器输入端、选择端和多路选择器输出端；其中，第一 多路选择器的第一多路选择器输入端被连接到第一输入端，第一多路选 择器的第二多路选择器输入端被连接到LUT输出端，第一多路选择器的 多路选择器输出端被连接到第一输出端(wlutout)，而且选择端被连接 到第二输入端并可用于选择在第一多路选择器输入端和第二多路选择 器输入端处出现的信号中的哪一个传递通过第一多路选择器； 其中，通过将多个逻辑单元中的一个的第一输入端(wlutin)链式 耦合到多个逻辑单元中另一个的第一输出端(wlutout)，一个WLUT链 被形成。 【当前权利人】雅格罗技(北京)科技有限公司 【当前专利权人地址】北京市海淀区清华科技园创业大厦306A 【专利权人类型】有限责任公司 【统一社会信用代码】91110108781735025C 【被引证次数】23 【被自引次数】4.0 【被他引次数】19.0 【家族引证次数】8.0 【家族被引证次数】28
