【摘要】 本发明涉及计算机接口，具体为双端口访问对称动态存储器的接口。解决采用双口RAM器件作为共享存储器和采用总线的分时复用技术访问共享存储器存在的成本、存储器容量、系统性能、易用性等方面的缺陷。包括中央控制模块、2个处理器接口模块、2个存储器接口模块、刷新模块、初始化模块。本发明的接口连接两片相同型号、互为镜像的动态存储器，进而作为两个处理器的共享存储器，实现了在高系统性能、高速处理器的要求下，两个处理器同时通过本接口无冲突的访问共享存储器。 【专利类型】发明授权 【申请人】太原理工大学 【申请人类型】学校 【申请人地址】030024 山西省太原市迎泽西大街79号 【申请人地区】中国 【申请人城市】太原市 【申请人区县】万柏林区 【申请号】CN200810054407.7 【申请日】2008-01-04 【申请年份】2008 【公开公告号】CN101196857B 【公开公告日】2010-11-10 【公开公告年份】2010 【授权公告号】CN101196857B 【授权公告日】2010-11-10 【授权公告年份】2010.0 【IPC分类号】G06F13/16; G06F3/06; G06F15/167 【发明人】张刚; 李伟; 张陌; 谢克明 【主权项内容】双端口访问对称动态存储器的接口，其特征为：包括中央控制模块、处理器接口模块1、处理器接口模块2、动态存储器接口模块I、动态存储器接口模块II、初始化模块、刷新模块；中央控制模块由对初始化模块的初始化请求信号、刷新模块的刷新请求信号、处理器接口模块1的读写请求信号和写回请求信号、处理器接口模块2的读写请求信号和写回请求信号进行判决的请求判决模块，与请求判决模块相连的主状态机模块，信号接口选通模块，控制命令生成模块和存储器接口选通模块构成；主状态机模块负责整个接口的工作状态的切换；信号接口选通模块在主状态机模块控制下对处理器接口模块1的读信号和写回信号、或者本地写信号和写回信号，处理器接口模块2的读信号和写回信号、或者本地写信号和写回信号，初始化请求信号，刷新请求信号进行选通，控制命令生成模块配合主状态机模块生成对处理器接口模块1、处理器接口模块2、初始化模块、刷新模块的响应信号以及对动态存储器接口模块I、动态存储器接口模块II的选通控制信号，存储器接口选通模块在主状态机模块的选通控制下一侧与信号接口选通模块连接、另一侧分别与动态存储器接口模块I、动态存储器接口模块II相连；处理器接口模块包括控制部分、处理器命令接口部分、数据缓存区部分；控制部分由第一控制器模块、与第一控制器模块相连的状态反馈模块和命令生成模块构成；处理器命令接口部分由处理器状态机模块、命令解析模块、地址转换模块、与控制部分中的第一控制器模块相连的读写状态机模块和写回状态机模块构成，命令解析模块和地址转换模块配合处理器状态机模块分别完成对处理器的命令信号翻译和将处理器访问地址信号转换为存储器的访问地址信号并输送给控制部分的第一控制器模块；数据缓存区部分由与处理器命令接口部分中的地址转换模块和控制部分中的第一控制器模块相连的数据分离选通模块、读缓存模块、本地写缓存模块、异地写缓存模块构成，数据分离选通模块将处理器读写共用的数据信号和经地址转换模块转换后的访问地址信号分成读通道和写通道，读通道连接读缓存模块，写通道连接本地写缓存模块和异地写缓存模块，本地写缓存模块和读缓存模块受控于读写状态机模块，异地写缓存模块受控于写回状态机模块，读缓存模块、本地写缓存模块、异地写缓存模块分别与数据分离选通模块和中央控制模块中的信号接口选通模块相连，同时读缓存模块、本地写缓存模块和异地写缓存模块还与第一控制器模块相连；控制部分中的第一控制器模块首先依据处理器命令接口部分中的命令解析模块发来的读写命令并与命令生成模块配合向中央控制模块发出读写请求信号和写回请求信号，并根据状态反馈模块接收到的响应信号及处理器命令接口部分中的读写状态机模块、写回状态机模块内的状态信息并与命令生成模块配合生成发向中央控制模块中的信号接口选通模块的读信号中的命令地址信号、本地写信号中的命令地址信号和写回信号中的命令地址信号，状态反馈模块接收中央控制模块的响应信号和动态存储器接口模块的动态存储器状态信息并将该存储器状态信息经第一控制器模块送往读写状态机模块和写回状态机模块；动态存储器接口模块由第二控制器模块、第二控制器模块选通控制的内部命令选通模块和动态存储器数据选通分离模块、与内部命令选通模块相连的动态存储器命令模块和动态存储器BANK管理模块构成；第二控制器模块接收中央控制模块的选通控制信号并将动态存储器BANK管理模块所负责的动态存储器状态信息反馈给处理器接口模块；内部命令选通模块在第二控制器模块的选通控制下将对中央控制模块的信号送给动态存储器命令模块和动态存储器BANK管理模块，动态存储器命令模块与动态存储器的控制信号线、地址信号线相连，动态存储器BANK管理模块根据对动态存储器操作的命令和地址信号判断存储器内部各BANK和行的状态信息，并将存储器内部各BANK和行的状态信息反馈给第二控制器模块；动态存储器数据选通分离模块将动态存储器的读写数据分离开，并直接与动态存储器的数据线相连。 【当前权利人】太原理工大学 【当前专利权人地址】山西省太原市迎泽西大街79号 【统一社会信用代码】12140000405700021K 【引证次数】3.0 【被引证次数】1 【他引次数】3.0 【被他引次数】1.0 【家族引证次数】3.0 【家族被引证次数】27
