【摘要】 本发明公开了一种半导体器件栅极的形成方法，包括：获取半导体基底上的栅极介质层厚度；根据栅极介质层厚度与着陆刻蚀时间的对应关系，由获取的栅极介质层厚度值确定着陆刻蚀时间；在所述栅极介质层上形成栅层；刻蚀所述栅层以形成栅极，所述刻蚀过程中采用所确定的着陆刻蚀时间进行栅极的着陆刻蚀。相应的，本发明还公开了一种半导体器件栅极刻蚀的控制系统。本发明公开的半导体器件栅极的形成方法和栅极刻蚀的控制系统，能够提高对栅极轮廓控制的准确性，获得理想的栅极轮廓。。 【专利类型】发明授权 【申请人】中芯国际集成电路制造(北京)有限公司 【申请人类型】企业 【申请人地址】100176 北京市北京经济技术开发区文昌大道18号 【申请人地区】中国 【申请人城市】北京市 【申请人区县】大兴区 【申请号】CN200810114317.2 【申请日】2008-06-03 【申请年份】2008 【公开公告号】CN101599430B 【公开公告日】2010-11-10 【公开公告年份】2010 【授权公告号】CN101599430B 【授权公告日】2010-11-10 【授权公告年份】2010.0 【IPC分类号】H01L21/28; H01L21/336 【发明人】张世谋; 张海洋; 马擎天 【主权项内容】一种半导体器件栅极的形成方法，其特征在于，包括：获取半导体基底上的栅极介质层厚度；根据栅极介质层厚度与着陆刻蚀时间的对应关系，由获取的栅极介质层厚度值确定着陆刻蚀时间；在所述栅极介质层上形成栅层；刻蚀所述栅层以形成栅极，所述刻蚀过程中采用所确定的着陆刻蚀时间进行栅极的着陆刻蚀。。 【当前权利人】中芯国际集成电路制造(北京)有限公司 【当前专利权人地址】北京市北京经济技术开发区文昌大道18号 【专利权人类型】有限责任公司(外国法人独资) 【统一社会信用代码】911103027404017237 【引证次数】5.0 【他引次数】5.0 【家族引证次数】5.0 【家族被引证次数】17
